Development of microfabrication processes for BEOL integration of ReRAM circuits on CMOS chips - Thèses de l'INSA Lyon
Theses Year : 2024

Development of microfabrication processes for BEOL integration of ReRAM circuits on CMOS chips

Développement de procédés de microfabrication pour l’intégration BEOL de circuits ReRAM sur des puces CMOS

Abstract

The growing interest in artificial intelligence applications, especially those based on artificial neural networks (ANN), is hindered by the hardware limitations of processors. These limitations are primarily due to the large data transfers required by vector-matrix multiplication (VMM) operations, which are central in ANNs. To overcome these challenges, the in-memory computing approach has been introduced to significantly reduce data movement. This technique has the advantage of using resistive memories (ReRAM), where the resistance of devices can change to store information, thus facilitating VMM operations directly at the data storage site. ReRAMs offer the advantage of being manufactured directly in the Back-End-of-Line (BEOL) of CMOS integrated circuits, where significant progress has been made, particularly with the 1T1R architecture (one transistor per memory). However, passive architectures, where transistors are only located at the network output, remain immature despite offering substantial advantages in terms of integration density and energy efficiency. The BEOL integration of passive ReRAM structures presents specific challenges related to the need for dense interconnections in close proximity to the memory cells. Unlike 1T1R architectures, which rely largely on traditional circuitry extended over several levels of the BEOL, the passive approach allows an increase in information density but requires an additional level of interconnection. This thesis focuses on the strategic use of BEOL fabrication techniques to efficiently integrate passive ReRAM circuits, leveraging established processes and materials while adjusting these methods to meet the specific requirements of passive circuits. This approach aims to maintain compatibility with CMOS process industry standards, thus facilitating technological transfer to practical AI applications. Several fabrication processes used in the BEOL, based on techniques such as chemical mechanical polishing (CMP), including the Damascene process for copper interconnections or the subtractive process for aluminum interconnections, will be developed and characterized in the first part of the document. The integration of these manufacturing processes will be carried out on CMOS chips manufactured for an industrial supplier. The integration results will demonstrate the potential for industrial transfer for passive ReRAM circuits manufactured in the BEOL, and a discussion on manufacturing schemes for a future perspective will identify the processes with the most potential.
L'intérêt croissant pour les applications d'intelligence artificielle, notamment celles basées sur les réseaux de neurones artificiels (ANN), est bridé par les limitations matérielles des processeurs. Ces limitations sont dues principalement aux volumineux transferts de données requis par les opérations de multiplication vecteur-matrice (VMM), qui sont centrales dans les ANN. Pour surmonter ces défis, l'approche du calcul en mémoire a été introduite afin de réduire considérablement le mouvement des données. Cette technique a l’avantage de pouvoir utiliser des mémoires résistives (ReRAM), où la résistance des dispositifs peut changer pour stocker des informations, facilitant ainsi les opérations de VMM directement sur le lieu de stockage des données. Les ReRAM offrent l'avantage de pouvoir être fabriquées directement dans le Back-End-of-Line (BEOL) des circuits intégrés CMOS, où des progrès significatifs ont été réalisés, notamment avec l'architecture 1T1R (un transistor par mémoire). Toutefois, les architectures passives, où les transistors ne se situent qu'en sortie de réseau, restent encore peu matures bien qu’elles offrent des avantages substantiels en termes de densité d'intégration et d'efficacité énergétique. L'intégration BEOL de structures passives de ReRAM présente des défis spécifiques liés à la nécessité d'interconnexions denses à proximité immédiate des cellules de mémoire. Contrairement aux architectures 1T1R, qui s'appuient largement sur la circuiterie classique étendue sur plusieurs niveaux du BEOL, l'approche passive permet une augmentation de la densité d'information mais exige une niveau d'interconnexion supplémentaire. Cette thèse se concentre sur l'utilisation stratégique des techniques de fabrication du BEOL pour intégrer efficacement des circuits ReRAM passifs, exploitant des procédés et des matériaux déjà établis, tout en ajustant ces méthodes pour répondre aux exigences spécifiques des circuits passifs. Cette démarche vise à maintenir la compatibilité avec les standards industriels des procédés CMOS, facilitant ainsi le transfert technologique vers des applications pratiques de l'IA. Plusieurs procédés de fabrication utilisés dans le BEOL, basés sur des techniques telles que le polissage mécano-chimique (CMP), tels que le procédé Damascene pour les interconnexions de cuivre ou le procédé soustractif pour les interconnexions d'aluminium, seront développés et caractérisés dans la première partie du document. L'intégration de ces procédés de fabrication sera réalisée sur des puces CMOS fabriquées pour un fournisseur industriel. Les résultats de l'intégration permettront de montrer le potentiel d'un transfert industriel pour des circuits ReRAM passifs fabriqués dans le BEOL, et une discussion sur les schémas de fabrication pour une perspective future permettra d'identifier les procédés avec le plus de potentiel.
Fichier principal
Vignette du fichier
dawant_raphael_PhD_2024.pdf (45.49 Mo) Télécharger le fichier
Origin Files produced by the author(s)

Dates and versions

tel-04676760 , version 1 (23-08-2024)

Identifiers

  • HAL Id : tel-04676760 , version 1

Cite

Raphaël Dawant. Development of microfabrication processes for BEOL integration of ReRAM circuits on CMOS chips. Engineering Sciences [physics]. Université de Sherbrooke (Québec, Canada), 2024. English. ⟨NNT : ⟩. ⟨tel-04676760⟩
50 View
1 Download

Share

More